挑戰未來運算系統的微縮限制

【作者： imec】

為了實現像是由人工智慧（AI）驅動、具備情境感知與半自動能力的數位雙生等未來科技應用，現代的運算系統需要超越摩爾定律，在性能方面達到數倍升級。

要讓每總體擁有成本（TCO）的晶片性能躍升，系統級設計、軟硬體（電晶體）協同設計優化、同時探索先進算力，以及多元化的專業團隊與能力，全都至關重要。

在數分鐘內完成血液滴樣的基因體分析或蛋白標記，同時降低檢測費用。提供高動態無損的擴增實境（AR）與虛擬實境（VR）環境，實現流暢互動。信賴半自動化且具備情境感知能力的AI私人助理，對我們個人的數位雙生進行監控。展望未來，透過整合高效能運算與AI系統，人類似乎獲得了改善生活的無數可能。然而，這些可能至少會受限於現有的運算系統，包含其運算能力與節節升高的成本。這項挑戰不容輕視，因為這些新興應用全都需要晶片性能與能源效率達到數倍升級，同時抑制成本增加。

很可惜，運用目前的高效能或AI硬體，我們很難以傳統的微縮技術來建構這樣功能強大的系統。我們不能為了達到目標而一味增加處理核心或記憶體，這會導致元件尺寸、能耗與成本呈現不合理地爆炸性增長。

那我們為何不一如既往，延續晶片微縮規模呢？ 有哪些主要困難？ 此外，我們能採取什麼策略來提升運算能力與能源效率，同時顧及整體成本？

系統微縮的門檻調高

50多年來，摩爾定律與Dennard縮放定律一直是晶片性能代代升級與維持穩定成本的基礎；前者意味著在相同的晶片面積與成本下，電晶體數量大約每兩年翻漲一倍，後者則是在電晶體微縮時維持功率密度不變。但在過去10幾年間，受到這些定律啟發的尺寸微縮策略顯然不再能滿足未來運算系統的微縮目標。其中包含好幾項因素，我們稱作微縮障壁（scaling walls），可分為尺寸障壁、記憶體／頻寬障壁、功耗／熱障壁以及成本障壁。

雖然相同面積下的電晶體數量還是維持每兩年翻一倍，但業界在採用複雜的系統設計時面臨了超乎常理的高昂成本，以及處理速度與功耗問題。舉例來說，在傳統的馮紐曼電腦架構下，晶載快取記憶體的微縮速度已經趕不上邏輯元件，而且傳輸速度也越來越難達到處理器所需的水準。除了記憶體／頻寬障壁，漏電現象也破壞了Dennard縮放定律的發展，導致散熱與頻率停滯問題，與此同時，先進製程的成本也在飆漲。

從架構著手，在系統單晶片導入複雜的記憶體階層、多核處理器與專用加速器（xPU）成為克服這些微縮障壁的解決辦法。儘管目前多核設計當道，處理器隨著微縮技術演進而步入先進製程，但在改良性能、功耗、尺寸與成本（PPAC）方面卻開始面臨發展飽和。

【欲閱讀更豐富的內容，請參閱 2023 年1 月(第374期)】網站CTIMES雜誌】