最新超導量子位元研究 成功導入CMOS製程

【作者： imec】

量子電腦可望在特定應用領域帶來巨變，包含材料合成、藥物開發、網路安全等等。在量子電路的運算模型中，量子邏輯閘（簡稱量子閘）利用少數量子來進行基本運算，與傳統數位電路裡的邏輯閘雷同。量子是量子電路的基本構件。全球正在努力開發具備不同類型量子位元的量子運算平台，期望能將應用從實驗室擴展到全球。

其中一項前景看好的量子運算技術透過超導電路運行。Anton Potocnik是深耕量子運算領域的imec資深研究員，他表示：「超導量子位元的能量狀態相對容易操控，經過這幾年，研究人員已能將越來越多的量子進行耦合，進而實現更進階的量子糾纏—這是量子運算發展的其中一大支柱。除此之外，全球各地的研究團隊已經公開展示超導量子位元的優異性能，包含維持量子態長達數百微秒的相干時間，以及達到一定水準的閘保真度（gate fidelity），兩者都是量子運算的重要指標。」

相干時間提供我們有關維持量子態（亦即資料保存）的時間資訊；閘保真度則量化了理想的邏輯閘與其在實體量子電路對應的物理閘之間的運算誤差。

大型量子電腦的發展阻礙：變異度問題

目前為止，剛剛提到的量子運算效能只能在實驗室看到成果，利用雙角蒸鍍法（double-angle evaporation）與剝離成形（lift-off）技術來製出最關鍵的元件結構：約瑟夫森接面（Josephson junction）。

Anton Potocnik解釋：「基本上，超導量子位元是非線性LC諧振電路，內含一個非線性電感（L）與一個電容（C）。約瑟夫森接面作為非線性且非散熱的電感元件，能讓我們操控量子位元的能量狀態，例如代表|0>與|1>的疊加態。為了把能耗降到最低，也就是盡可能地延長相干時間，約瑟夫森接面與電容的結構內部必須避免各個介面產生瑕疵。在任一介面存在原子大小的瑕疵都有可能導致量子位元損失能量。因此，雙角蒸鍍法與剝離成形是較為理想的製程方案，它們能製出接近無瑕的介面。」

儘管如此，這些製程技術有一大缺點，那就是難以實現量子位元數量的規模化。蒸鍍接面在約瑟夫森效應下產生的超導電流存在一定的變異度，這就阻礙了大規模量子運算。此外，製程技術也會限制超導材料的選擇，進而阻礙量子位元進一步改良。

替代方案：CMOS相容製程

imec博士研究員Jeroen Verjauw表示：「imec團隊已經探索了超導電路的替代製程方案，主力放在所謂的覆蓋式約瑟夫森接面（overlap Josephson junction），僅用與CMOS相容的材料與技術製成，藉此發揮先進CMOS製程所具備的可靠度與再現性（reproducibility）優勢，以控制量子位元變異度並實現規模化。」

覆蓋式接面包含下層（BE）與上層（TE）兩個電極，中間以絕緣層薄膜分隔。這些電極經過兩次圖形化處理，期間導入一次真空製程，真空時會自然生成金屬氧化物，後續進行氬氣（Ar）蝕刻時必須移除。

【欲閱讀更豐富的內容，請參閱2022.11月(第372期)CTIMES雜誌】