進入比奈米還小的「埃米世代」 台積電首度發表A16新型晶片製造技術

台積電在美國當地時間24日舉辦2024年北美技術論壇，會中揭示其最新的製程技術、先進封裝技術、以及三維積體電路（3D IC）技術，憑藉此領先的半導體技術來驅動下一世代人工智慧（AI）的創新。台積電首度發表TSMC A16技術，結合領先的2米電晶體及創新的背面電軌（backside power rail）解決方案以大幅提升邏輯密度及效能，預計於2026年量產；台積公司亦推出系統級晶圓（TSMC-SoW）技術，此創新解決方案帶來革命性的晶圓級效能優勢，滿足超大規模資料中心未來對AI的要求。

今年適逢台積電北美技術論壇舉辦30周年， 出席貴賓人數從30年前不到100位 ， 增加到今年已超過2000位。北美技術論壇於美國加州聖塔克拉拉市舉行，為接下來幾個月陸續登場的全球技術論壇揭開序幕，今年技術論壇也設置創新專區，展示新興客戶的技術成果。

台積電總裁魏哲表示：「我們身處AI賦能的世界，人工智慧功能不僅建置於資料中心，而且也內建於個人電腦、行動裝置、汽車、甚至物聯網之中。台積公司為客戶提供最完備的技術，從全世界最先進的矽晶片，到最廣泛的先進封裝組合與3D IC平台，再到串連數位世界與現實世界的特殊製程技術，以實現他們對AI的願景。」

技術論壇揭示的新技術包括：TSMC A16技術 ： 隨著領先業界的N3E技術進入量產及N2技術預計於2025年下半年量產，台積電在其技術藍圖上推出了新技術A16。 A16將結合台積公司的超級電軌（Super Power Rail）架構與奈米片電晶體，預計於2026年量產。 

超級電軌技術將供電網路移到晶圓背面而在晶圓正面釋出更多訊號網路的佈局空間， 藉以提升邏輯密度和效能， 讓A16適用於具有複雜訊號佈線及密集供電網路的高效能運算（HPC）產品。相較於台積公司的N2P製程，A16在相同Vdd (工作電壓)下，速度增快8-10%，在相同速度下，功耗降低15-20%，晶片密度提升高達1.10倍，以支援資料中心產品。

台積電並計畫將推出的N2技術將搭配TSMC NanoFlex技術，展現台積公司在設計技術協同優化的嶄新突破。TSMC NanoFlex為晶片設計人員提供了靈活的N2標準元件，這是晶片設計的基本構建模組，高度較低的元件能夠節省面積並擁有更高的功耗效率，而高度較高的元件則將效能最大化。客戶能夠在相同的設計區塊中優化高低元件組合，調整設計進而在應用的功耗、效能及面積（PPA）的間取得最佳平衡。

此外，台積電也宣布推出先進的N4C技術以因應更廣泛的應用，N4C延續了N4P技術，晶粒成本降低高達8.5%且採用門檻低，預計於2025年量產。N4C提供具有面積效益的基礎矽智財及設計法則， 皆與廣被採用的N4P完全相容， 因此客戶可以輕鬆移轉到N4C， 晶粒尺寸縮小亦提高良率，為強調價值為主的產品提供了具有成本效益的選擇，以升級到台積電下一個先進技術。