讀家觀點／「韜定律」突圍 台灣不能只看奈米

美國對中國半導體管制後果，可能不是中國能不能做出更先進晶片，而是它正在迫使中國改寫什麼叫先進晶片。華為七日發布Mate XT2三摺疊手機，搭載麒麟9050 Pro晶片，這是華為在五月提出韜（τ）定律後，第一款正式走向消費市場的邏輯摺疊晶片。當中國因ＥＵＶ微影設備受限、電晶體很難再循傳統路徑往下微縮，華為開始轉向「韜定律」，企圖以時間換取空間進行晶片突圍。

今年五月，華為半導體業務部總裁何庭波提出韜定律，主張以時間縮微補足甚至取代幾何縮微。傳統摩爾定律追求把電晶體做得更小，從七奈米、五奈米走向三奈米、二奈米；但華為現在問的是另一個問題：如果電晶體暫時縮不下去，能不能讓訊號少走一點路？答案就是「邏輯摺疊」。它把原來攤在二維平面的ＣＰＵ、ＧＰＵ、ＮＰＵ等邏輯電路，分布到上下兩層矽晶，再利用高密度混合鍵合建立大量垂直互連。簡單講就類似把一座平面工廠改建成樓上樓下的立體工廠，再裝上幾千萬部微型「電梯」。訊號不用再沿著晶片表面繞遠路，而能直接上下穿越。但問題也隨之而來，三Ｄ堆疊晶片由於堆得更密所存在的發熱與散熱問題引起普遍質疑。

於是，何庭波本月初再發表論文，題目就叫「華為的τ晶片本該熱到燒毀？」她認為現代晶片真正耗電的往往不是計算，而是搬資料。就像上班族一整天不全都是在辦公桌前工作，通勤反占很大部分。晶片的邏輯閘負責工作，金屬導線負責通勤；導線愈長耗電也愈高。因此，邏輯摺疊真正想省下的是資料的「通勤時間」。根據華為公布實測數據，在相同性能下，麒麟二○二六晶片的ＮＰＵ功耗降低六成六、ＧＰＵ降低五成八、ＣＰＵ高效能核心降低四成一。不過，這些數字主要來自華為自己量測，未來仍要接受量產良率、散熱、可靠度與成本檢驗；現在就說韜定律將取代摩爾定律也許仍言之過早。

不過，若因此把它當成華為宣傳也可能低估真正變化。美國管制厲害之處是把中國擋在最先進製程工具之外；但管制不等於停止工程思考。當ＥＵＶ這條路難走，中國正把資源轉向成熟製程、晶片架構、小晶片、先進封裝、混合鍵合與系統整合。可說美國封住的是一條路，卻沒有封住所有的路。華為所謂「以時間換空間」，就是企圖把中國的製程劣勢，轉化成架構與系統工程的競爭。

何庭波論文最後借用西西弗斯推石上山神話形容τ縮放法則：把晶片摺疊一次，換得更多時間裕度，再把這些裕度轉化為更低功耗與更高效能；下個世代到來，又得重新開始。不同的是工程不像神話那樣徒勞，每次循環都會留下更快、更省電晶片，累積起來就是進步。點出韜定律不是宣告找到摩爾定律終點，而是中國在先進製程受限後，試圖把每一次工程迭代都轉化成新的追趕空間。

台灣要警覺的，並非華為是否已經成功，而是中國開始學會在受限條件下重新定義技術競爭。當我們仍習慣用幾奈米來衡量領先，競爭對手已嘗試把戰場轉向讓資料走得更短、晶片跑得更快，並用更低代價來提升系統效率。晶片戰從來沒有終點，真正的風險是誤以為自己已站在山頂。