蔡司加碼台灣 新半導體創新中心規模倍增、設備研發在地化

AI晶片迭代速度愈來愈快，半導體設備商也必須同步縮短研發與驗證週期。德國光學大廠蔡司（ZEISS）今日宣布加碼台灣，規畫在北部設置新的半導體創新中心，規模至少較現有相關空間擴大一倍，並建置半導體等級無塵室，首波預計導入4至5台設備，推動設備研發與客戶驗證在地化。

台灣蔡司總經理蔡慧表示，新的半導體創新中心確定落腳北部，但目前尚未公布確切地點及啟用時間，僅透露將於近期完成。新據點規模至少較現有相關空間擴大一倍，並將從實驗室等級提升至無塵室等級，甚至朝晶圓廠等級靠攏。

台灣蔡司目前已有逾400名員工，未來預計再增加20至30人，其中半導體相關人力估計增加10至20人。透過擴大設備、空間與人力配置，蔡司希望更貼近台灣半導體客戶，回應先進製程、AI晶片及先進封裝快速發展所帶來的需求。

蔡慧表示，過去一項硬體設計或AI產品可能使用3至4年，不需要大幅改變；如今AI產品更新速度明顯加快，產品迭代週期持續縮短，也迫使設備商同步提高研發與驗證速度。

此外，先進製程與AI晶片涉及高度敏感的樣品，部分客戶已不適合將樣品送往海外驗證。蔡司因此決定把更多設備與技術能量直接放在台灣，讓客戶就地進行Demo、製程開發及樣品驗證。

新創新中心與2024年啟用的新竹創新中心有所區隔。新竹據點主要以Lab Level（實驗室等級）為主，北部新中心則將導入Clean Room Level（無塵室等級）設備與環境，提供更接近量產條件的測試與驗證服務，協助客戶縮短Process Development Cycle Time（製程開發週期），並在驗證應用的同時共同改善設備與產品。

蔡慧強調，半導體事業發展路徑正從Mask（光罩）一路延伸至Wafer（晶圓）及Package（封裝）。AI帶動2.5D、3D先進封裝快速發展，晶片結構愈來愈複雜，缺陷檢測也從過去在平面上尋找缺陷，轉變為在立體結構中定位微小問題。

尤其HBM（高頻寬記憶體）與Logic（邏輯晶片）成本高昂，愈晚發現缺陷，損失愈大。因此，如何更早、更快，並以非破壞方式找出3D結構中的微小缺陷，已成為提升良率的重要關鍵。

CPO（共同封裝光學）則是蔡司下一波布局重點。隨著AI資料中心高速傳輸從電走向光電整合，傳統失效分析方法不一定適用於PIC（光子積體電路）。FAU（光纖陣列單元）與模組如何快速耦合，以及晶圓與封裝階段如何進行光學測試，都成為CPO量產必須克服的問題。

蔡司透露目前正開發DaVinci設備，鎖定PIC大量製造測試，採取Fiberless（無光纖）方式，降低傳統測試必須精細對準光纖的複雜度。設備目標涵蓋Wafer Level（晶圓級）及Package Level（封裝級）PIC光學測試，示範驗證系統也規劃落地台灣，供客戶進行測試。

不過因CPO目前尚未形成統一標準，蔡司也表示願意與更多台灣廠商合作，參與未來標準制定。蔡司強調，AI時代維持技術領先，不能只在問題發生後再解決，而是必須與客戶更早共同開發、提早發現問題，讓台灣創新中心成為客戶需求與下一世代技術藍圖之間的橋樑。

人才是蔡司加碼台灣的另一項核心策略。除計畫擴大本地工程團隊外，蔡司也將增加德國總部技術及應用工程人員長期派駐台灣，加速Knowledge Exchange（知識交流）。

同時，台灣工程師也將持續赴德國受訓，透過台灣與德國之間的雙向人才交流，強化研發、應用工程及客戶服務能力。蔡司希望藉此把更多技術支援與產品開發能量留在台灣，並配合AI晶片快速迭代及半導體製程持續演進，建立更完整的在地服務與創新體系。