三星衝刺3D記憶體 zHBM效能上看增八倍、zNAND-O 拚2028年送樣

AI運算需求快速攀升，記憶體架構加速由平面走向垂直整合，三星電子記憶體產品規劃部門副總裁崔璋石（Jangseok Choi）於SEMICON Taiwan記憶體高峰論壇宣布，三星將以「CUBE」策略推進3D架構，涵蓋新一代zHBM及zNAND-O，分別瞄準AI資料中心與裝置端AI市場，其中，zHBM效能目標最高較HBM4E提升八倍，zNAND-O則規劃2028年推出樣品。

崔璋石表示，AI產業正由生成式AI邁向可自主推理及採取行動的代理式AI（Agentic AI），即時回應、資料傳輸頻寬與能源效率的重要性同步提高，傳統2D架構已逐漸面臨瓶頸，透過「Z軸」進行3D整合，將成為釋放下一階段AI運算能力的關鍵。

三星提出的CUBE策略，聚焦容量（Capacity）、利用率（Utilization）、頻寬（Bandwidth）及效率（Efficiency）四大面向，藉由垂直堆疊，可在不增加印刷電路板面積下擴充容量，並縮短邏輯晶片與記憶體之間的傳輸距離，降低延遲、提高頻寬，同時改善功耗與散熱，提升每瓦效能。

在HBM產品布局方面，三星今年5月已開始出貨業界首款12層HBM4E樣品，當單一GPU配置四個HBM4E堆疊時，系統頻寬最高可達每秒16TB；相較HBM4，每瓦效能提升20%，熱阻降低10%，另外，三星也已著手開發HBM5，目標較HBM4E效能提高一倍，每瓦效能再提升20%，熱阻降低20%。

三星並揭示突破傳統2.5D架構的zHBM，現行HBM主要將處理器與記憶體並排放置，zHBM則把記憶體直接堆疊於處理器上方，大幅縮短資料移動距離，相較HBM4E，三星設定zHBM效能最高提升八倍、每瓦效能提升三倍，熱阻降低75%至90%，藉此突破AI加速器的頻寬及散熱限制。

裝置端AI方面，三星提出3D儲存方案zNAND-O，結合V10 BV-NAND與矽穿孔（TSV）技術，垂直堆疊多個V-NAND晶片，再透過UCIe介面與神經網路處理器（NPU）整合於單一封裝，zNAND-O位元密度可達DRAM的十倍，讀取頻寬則為傳統NAND Flash的七倍，計劃2028年啟動樣品供應。

三星指出，新一代V10技術導入鍵合技術，位元密度較前一代提升58%，I／O速度提高33%，功耗下降25%至26%，未來並將運用晶圓對晶圓鍵合及混合銅鍵合，持續縮小互連間距、降低熱阻。憑藉記憶體、邏輯晶片、晶圓代工與先進封裝的整合能力，三星將深化與台灣半導體供應鏈合作，共同推進下一代3D IC發展。