AI HPC推超大封裝需求 Google、Meta評估改採Intel EMIB技術

研調機構集邦於最新報告中指出，在AI高效能運算（HPC）帶動下，雲端服務業者（CSP）自研ASIC腳步加快，為了整合更多晶片、拉大封裝面積，部分客戶已開始評估，從台積電（2330）（TSMC）CoWoS先進封裝，轉向Intel「嵌入式多晶片互連橋接技術（EMIB）」，先進封裝戰場出現新一輪版圖重分配。

集邦表示，目前AI GPU平台仍以台積電CoWoS為主，輝達Blackwell與下一代Rubin均採用內嵌矽中介層的CoWoS-L，但隨著AI需求爆發，CoWoS面臨產能吃緊、封裝尺寸與光罩限制、成本高昂等壓力，且多數產能長期被GPU占據，其他客戶排程不易，促使Google、Meta等北美CSP轉向與Intel接洽EMIB方案。

相較CoWoS，EMIB捨棄大面積矽中介層，改在載板邊緣嵌入矽橋進行多晶片互連，結構較簡化、良率有利，矽用量較低，也能減輕熱膨脹係數不匹配造成的封裝翹曲與可靠度風險；在封裝面積與成本上亦具優勢，未來可支援更大封裝尺寸，對追求超大封裝、又在意成本的AI ASIC客戶吸引力增加。

不過，集邦也點出，EMIB受限於矽橋面積與布線密度，互連頻寬與延遲尚不及大面積中介層方案，對頻寬與極低延遲極度敏感的GPU供應商如NVIDIA、AMD，短期仍會以CoWoS為主。Google規畫在2027年TPUv9試用EMIB，Meta也評估導入MTIA產品，若順利落地，將為Intel晶圓代工服務（IFS）帶來關鍵進展，市場格局可望走向「GPU鎖定CoWoS、CSP自研ASIC分流至EMIB」的新階段。