華邦電總座：記憶體結構性缺貨 將延續到2027年

記憶體大廠華邦電總經理陳沛銘今日主持法說會，針對記憶體市場，提出最新的說明。他說，當前記憶體市場正在經歷一場結構性且重大的變革。主因DRAM的技術標準與先進製程的衝突。他強調，一旦製程推進至DDR5 DRAM，就不可能回去生產DDR4或DDR3產品，從供需結構，DDR5和DDR4或DDR3缺貨潮 ，恐怕到2027年都不會改變。

陳沛銘表示，受惠於終端需求復甦、新製程推進，以及記憶體市場因技術迭代帶來的結構性供需失衡，華邦電 DRAM（CMS）業務創下過去三年的新高點。公司對第4季及未來長期的成長前景表示樂觀，預期營收、出貨量和平均銷售價格（ASP）都將迎來更大幅度的成長，並回到正常的成長軌道。

陳沛銘說，華邦電子第3季在DRAM和Flash業務上，較第2季表現均有所成長。其中，DRAM業務較第加達18%，較2024年同期增長更高達33%，這已是DRAM業務在過去三年中的最高點。儘管年增率來看，DRAM的ASP仍有約十幾個百分點的跌幅，但公司先前預告，DRAM業務的最低點已經過去，目前正持續往上走。製程推進方面，20奈米製程已成為主要的成長動能，出貨量占總交貨量的比例已達37%。20奈米產品線中，DDR4表現尤其亮眼，上季出貨量季增一倍，本季占比將持續提高。20奈米是華邦首度跨入DDR4領域的製程，表現不俗。

陳沛銘強調，當前記憶體市場正在經歷一場結構性且重大的變革。主要的結構性問題在於DRAM的技術標準與先進製程的衝突。傳統的DDR3和DDR4標準在制定時，並未要求內建ECC（糾錯碼）功能。然而，當全球前三大DRAM供應商將製程推進到14奈米、13奈米甚至更精密的製程時，極小的位元單元容易產生壞軌（bad bits），必須依靠ECC來補償。

他強調， 由於JEDEC標準不支援DDR3/DDR4在這些先進製程上使用ECC，可預見三大廠的新工廠和先進製程無法再回頭生產DDR3或DDR4。 為滿足HBM（高頻寬記憶體）需求並充分利用新製程，這些大廠被迫轉向生產支援ECC的DDR5。這導致DDR4供應出現結構性缺口。

至於當前DDR5價格相對較低，一定會有一股力量要推動轉換規格，但許多應用如舊有伺服器、PC或鎖定特定SoC規格的設備，仍需要持續供應DDR4。因此，許多客戶正積極尋求與能持續供貨DDR4的廠商簽訂數年期的長期合約。華邦電認為，DDR4價格將持續上漲，這場結構性改變將持續一段時間，甚至可能延續到2027年。

華邦電今日也公布2025年第3季財報，單營收217.71億元，季增3.6%、年增2.15%；毛利率46.7%，季增24.03個百分點、年增17.38個百分點，單季純益29.39億元，終結連四季虧損，每股純0.65元，並一舉將上半年每股虧損0.53元全數彌補轉盈。