創意HBM4矽智財投片 採台積電N3P製程

特殊應用晶片（ASIC）廠創意電子今天宣布，成功完成HBM4控制器與實體層（PHY）矽智財（IP）的投片，晶片採用台積電N3P製程技術，並結合CoWoS-R先進封裝技術實現。

創意電子透過新聞稿表示，HBM4 IP支援12Gbps的數據傳輸速率，透過創新的中介層（interposer）布局設計，優化信號完整性（SI）與電源完整性（PI），確保HBM4在各類CoWoS技術下皆能穩定運行於高速模式。

相較於HBM3，創意指出，HBM4 PHY的頻寬提升2.5倍，並有效降低功耗，面積效率提升2倍。

創意表示，將延續與proteanTecs在高頻寬記憶體（HBM）、GLink與通用小晶片互連（UCIe）IP的技術合作，HBM4 IP亦整合了proteanTecs的互連監測解決方案，提供HBM連線訊號的可觀測性與電氣特性分析，進一步提升終端產品的實際運行效能與可靠度。

創意指出，這成果進一步強化創意在先進IP領域的布局，將HBM4納入HBM3、HBM3E、32Gbps UCIe-A及UCIe-3D IP等解決方案之列，構成完整的2.5D與3D解決方案，為客戶提供強大支援，以應對AI、高效能運算（HPC）等應用需求。

創意總經理戴尚義說，將持續致力於提供2.5D和3DIP與服務。透過整合HBM4、UCIe-A與UCIe-3D IP，創意為半導體產業提供全面性的解決方案，以滿足市場不斷演進的需求。