Arm CEO：2奈米晶片設計成本高漲 AI載板扮演要角

Arm CEO Rene Haas 今（29）日於 Computex 期間在台灣發表專題演講提到，台灣有台積電（2330）最先進的晶圓製造能力，不過對設計廠商來說，2奈米晶片設計成本高漲，先進的 SoC 設計成本從2019-2023年的7奈米到2奈米成本增加三倍，其中軟體驗證 IP 等在成本占比71%，而 Arm 觀察到為了改善這些問題，AI 的技術導入與載板扮演要角。

他提到，SoC 設計越來越難，計算複雜度驅動需要更多的電晶體，也讓客戶產品設計在5nm以下時，需要120天或更長的時間才能設計定案，加上 Al 需求只會使設計電晶體的密度增加與更複雜化。

不過，他說，現在運用 AI 軟體生態系統也可以協助客戶的軟體流程加速，甚至幫助客戶設計定案時間縮短，加上過去被認為是舊技術的 Multi-Die 重獲新生（What's Old is New）而其中載板轉變成主板都扮演關鍵（substrate becomes the motherboard），Arm 和台灣夥伴已合作數十年以上，預期在未來運算的時代，所有的運算基礎都會在 Arm 之上。