聯發科導入機器學習 大幅縮短晶片研發設計所需投入人力與時間

聯發科宣布將機器學習導入晶片設計，透過強化學習 (reinforcement learning)方式，藉此判斷晶片中最佳電路區塊位置 (location)與形狀 (shape)，藉此大幅縮短晶片開發時間，並且建構更高運算效能的晶片。

而聯發科表示，此項技術預計在11月於台灣舉辦的IEEE亞洲固態電路研討會A-SSCC (Asian Solid-State Circuits Conference)發表，同時也將申請國際專利。

利用人工智慧方式決定最佳電路配置，聯發科強調將能簡化晶片設計所需時間，同時也能讓晶片設計最佳化，並且減少錯誤情況，藉此讓研發工程人員能以更短時間打造晶片。未來此項技術將導入聯發科旗下所有產品，包含用於手機、電視、網通設備的晶片，同時也能縮短應用晶片的產品進入市場所需時間。

早期電路區塊佈局需仰賴人力及專案實務經驗，通常需要耗時數週才能提出最佳方案，讓晶片系統開發者使用。聯發科此次透過跨部門合作，運用人工智慧的機器學習演算法，將原本需要花費數週時間縮短至一天，甚至數個小時，即可判斷最佳化的電路區塊佈局。

其中，透過GPU加速 (GPU acceleration)進行加速學習，更可在短時間內產生多達數十項可行的晶片開發方案，藉此精簡研發人力與時間需求，進而可將心力投注在其他更複雜的系統架構上。而透過預先訓練技術，讓機器持續隨著專案學習進化，更可持續讓聯發科日後開發晶片成效提升。

《原文刊登於合作媒體mashdigi，聯合新聞網獲授權轉載。》