以先進封裝重新定義運算效能

【作者： 籃貫銘】

在過去近六十年的時間裡，半導體產業的發展軌跡幾乎完全由摩爾定律所定義，即積體電路上可容納的電晶體數目，約每18至24個月便會增加一倍，帶來處理器效能的翻倍成長與成本的相對下降。

然而，這個引領產業數十載的黃金定律，如今正同時面臨物理極限與經濟效益的雙重挑戰，迫使整個產業生態系尋求新的發展路徑。先進封裝技術，正是在此背景下，從過去半導體製造流程中相對次要的「後段」環節，躍升為延續效能成長曲線、決定未來競爭勝負的「前段」核心戰略。

摩爾定律的趨緩與縮放比例的終結

在物理層面，隨著電晶體製程節點逼近個位數奈米，甚至進入埃米（ångström）尺度，量子穿隧效應等物理現象變得日益顯著，對元件的穩定性與功耗控制構成嚴峻挑戰。傳統的微縮（scaling）所能帶來的效能提升效益正在遞減。

登納德縮放比例（Dennard Scaling）的失效更早一步宣告了單純微縮策略的終結。登納德縮放比例指出，當電晶體尺寸縮小時，其功率密度基本保持不變，意味著可以在不增加功耗的前提下提升效能。然而，自2005年左右，由於漏電流等問題，此定律已不再適用，導致晶片功耗成為制約時脈速度提升的主要障礙。

其次，在經濟層面，開發先進製程節點的研發與製造成本呈指數級增長。根據國際商業策略公司（IBS）的數據，22奈米製程之後，每一代新技術的設計成本增幅都超過50%，例如，從16奈米到3奈米，每一次製程微縮所需的成本都大幅提升。

這種經濟現實迫使產業從過去「如何將晶片做得更小」的單一維度思維，轉向「如何將晶片封得更小、更有效率」的多維度整合思維。先進封裝正是在此轉捩點上，接替先進製程，成為持續推動半導體發展的關鍵力量。

【欲閱讀更豐富的內容，請參閱CTIMES出版中心】