3D封裝趨勢下純度最高受益者

文．洪寶山

台積電將先進封裝視為延續摩爾定律的關鍵，並成立了3DFabric聯盟。台積電將封裝技術拆解為三個層次，SoIC、CoWoS、InFO，其中SoIC是前端3D堆疊，真正的3D堆疊(WoW/CoW)，無凸塊連接，傳輸距離最短，愛普*的VHM主要鎖定在最高階的SoIC領域，機會點在於只要是3D堆疊，就需要解決供電與記憶體頻寬問題。

從2.5D橫向整合跨入3D縱向堆疊

在台積電的3D流程中，愛普*負責IP，力積電負責製造客製化DRAM晶圓，最後送往台積電進行3D堆疊。這種三方聯手的模式，打破了過去由單一IDM廠(如三星)壟斷記憶體供應的局面。

台積電的SoIC技術目前的狀態是，2025下半年台積電與博通、輝達合作的矽光子CPO樣品開始送樣。2026年隨著台積電嘉義、銅鑼先進q封裝廠產能開出，3D堆疊(WoW/CoW)的良率穩定，預計會看到更多非GPU的高效能晶片採用。2027-2028年預計才是3D封裝在消費級高階產品普及的爆發期。所以2026年是半導體從2.5D橫向整合跨入3D縱向堆疊的關鍵轉折年。

從單純記憶體IP 升級為高階封裝關鍵組件供應商

隨著CoWoS-L技術成為主流，市場對矽中介層的需求暴增，愛普*將S-SiCap(矽電容)直接嵌入在台積電供應的矽中介層中，這不僅解決了HBM運作時的高頻雜訊問題，更讓愛普*從單純的記憶體IP升級為高階封裝關鍵組件供應商。

愛普*並不打算取代美光或海力士。愛普*的策略是三大原廠為了維持產能利用率，必須專注在大量、標準化的HBM，而愛普*則專注於小量、高效率、高單價的客製化3D記憶體。只要3D封裝的成本持續下降，愛普在AI供應鏈中的議價能力就會隨之提升。

台積電3D封裝拼圖中 最核心的一塊客製化補強

愛普*的戰略是成為台積電3D封裝拼圖中最核心的一塊客製化補強，當客戶發現標準的CoWoS + HBM無法滿足功耗要求時，台積電就會推介這套「愛普*設計＋台積封裝」的高效率方案。

愛普*不拚產能，而是開發獨家記憶體架構(如IoTRAM、VHM)，屬於無晶圓廠加上IP授權模式。賺的是設計費(NRE)與權利金，毛利率通常維持40%~50%以上，遠高於傳統記憶體廠。2025年全年營收達56.4億元，每股盈餘7.74元優於預期，並宣布配發7元現金股利。第四季毛利率拉升至49.86%，代表高毛利的S-SiCap產品佔比提升，有效抵消了傳統記憶體市場的波動。

針對CoWoS-S製程的解決方案IPC(中介層矽電容)已經量產，且第四季營收佔比已達30%。這證實了愛普*已實質進入AI伺服器供應鏈。VHM則是矽光子方案在存儲端的延伸，確保運算核心在光速傳輸的同時，記憶體不會成為拖後腿的瓶頸。

矽電容密度與薄度領先全球

矽光子模組需要極穩定的電壓，這給了愛普* S-SiCap切入矽中介的機會。公司強調矽電容在電容密度與薄度上領先全球，是1.6T傳輸與高階AI晶片解決電源雜訊的唯一選擇。

在半導體界有一個說法：「算力愈強，電力愈髒」。當1.6T的光訊號在高速切換時，會產生極大的高頻雜訊。如果沒有愛普*這種高密度、超薄的矽電容，訊號會失真，導致數據傳輸錯誤，晶片會因為電壓不穩而無法跑在最高時脈。

2026年雙成長動能 IPC擴產＋IPD新量產

愛普*2026年的成長動能將由IPC的擴產與IPD的新量產雙重帶動。IPC指的是將矽電容直接整合在中介層上的產品，屬於2.5D先進封裝，在台積電的CoWoS-S製程中，IPC就像是在晶片與基板之間的地基裡內建了穩定電源的蓄電池，愛普*透過IPC產品，已經成為AI算力側不可或缺的供電穩定層，隨著台積電的嘉義、銅鑼廠開出產能，IPC隨之放量，愛普*的矽電容營收成長可期。

IPD(分離式矽電容)則是將矽電容做成獨立的組件，讓它能像貼紙一樣，貼在晶片背面或嵌入在基板裡。現在的高階AI晶片功耗動輒1000W以上，電流在傳輸過程中會大幅波動，IPD因為距離晶片核心更近，能提供比IPC更即時的供電穩定。

下半年營收跳升點 本益比重估關鍵

每顆AI晶片可能只需要一片IPC，但卻需要數十顆甚至上百顆IPD來穩定不同區域的電壓，這是2026下半年的營收跳升點，也是愛普*能否實現本益比重估的關鍵，因為它將證明愛普*具備在大規模消費級高效能晶片中標準化的能力。

專門針對AI晶片背面或基板嵌入的IPD需求，在3月3日法說會明確給出2026年下半年正式量產。ASP與毛利均優於現有的IPC產品，且1.6T CPO模組的導入將帶動量價齊揚。

VHM目前約佔總營收的5%-10%。過去VHM曾有較高的營收來自加密貨幣礦機的晶圓銷售，但目前已轉向以AI與邊緣運算的專案開發為主，對愛普*的營收貢獻主要來自NRE(委託設計費)，而非大規模的記憶體晶粒銷售。

VHMStack™是首個邊緣運算專案，該產品將透過3D堆疊技術，直接將記憶體蓋在邏輯晶片上，目標是提供比HBM更省電、更適合移動裝置的高速頻寬。

由於客製化ASIC的開發週期較長，法說會明確指出該專案預計於2027年至2028年進入大規模量產。

估2026年EPS年增61%~83%

愛普*在S-SiCap規模化後，已成功從「週期性記憶體公司」轉型為「AI封裝組件供應商」，預估2026年營收約68-75億元，毛利率49%-52%，EPS約12.5-14.2元，與2025年EPS 7.74元相比，年增率61%~83%。

2027年營收估85-95億元，毛利率50%~55%，EPS約18-20.5元。如果本益比用IP股(如創意、世芯-KY)的35-40倍重估，股價上檔空間約落在497-568元。

全文未完，詳細內容請參閱最新一期《理財周刊》1333期。尊重智慧財產權，如需轉載請註明出處來源；訂閱理財周刊電子雜誌或免費下載APP