先進封測技術帶動新一代半導體自動化設備

[作者 陳念舜]

因應近年來人工智慧（AI）熱潮推波助瀾下，包括NVIDIA、AMD、Amazon等科技巨頭無不廣設資料中心，備妥「算力軍火庫」。因此帶動龐大AI先進製程晶片需求，卻也造就台灣半導體代工產業鏈產能缺口，分別投入矽光子等先進封裝製程布新局。

目前所稱「先進封裝」技術中的亮點，「扇出型封裝」（Fan-Out Packaging）又可再細分為：扇出型「晶圓級」封裝（Fan-Out Wafer-Level Packaging；FOWLP）已投入應用多年，進而投入發展扇出型「面板級」封裝（Fan-Out Panel-Level Packaging；FOPLP）。預估在高效能運算（HPC）、AI應用驅動下，2024年面板級封裝市場規模約為11億美元、2029年達到69.4億美元，2024~2029年複合成長率約44.56%。

兩者最大差異則在於尺寸和利用率。由於FOPLP將IC封裝基板從圓形改為方形，可使封裝尺寸更大，擁有更高的生產靈活性；基板材料也可以改用金屬、玻璃或其它高分子聚合物材料取代矽，又以玻璃基板在機械、物理、光學等性能上更具優越性。

面板級封裝化圓為方 以空間擴產能

在相同晶圓單位面積的使用率上，方形基板以FOPLP >95%面積使用率，力壓傳統FOWLP晶圓封裝<85%的面積使用率，具備可大批生產、成本低與生產周期短等優勢，以提高生產效率、產量，相對減少切割過程中浪費的材料和成本，還盼可藉此緩解CoWoS吃緊產能。

一旦改為玻璃基板後，業界既不必擔心載板會隨著IC越來越大而翹曲；還可容納封裝更多的裸晶單位及I/O數，達到高密度連接和輕薄的封裝，提升封裝後元件效能；以及體積更小、效能更強大，又節省電力消耗等技術優勢。降低蝕刻和電鍍製程成本，而減少材料消耗；加上無須打線、凸塊，可望降低每單位封裝成本達30%；並在單一晶片上整合更多功能，從而以更低的成本實現輕薄產品，改善電氣和散熱性能。

舉目前市場主流的510mmx510mm方型基板為例，可使用面積是既有12吋晶圓的3倍，不但可以塞下更多的晶片，也可大幅提升產能與降低每單位封裝成本。估計現今扇出封裝約占整個先進封裝市場約10%，面板級解決方案又僅佔整個扇出市場10%。更吸引晶圓廠與傳統OSAT封測、整合元件大廠（IDM），以及PCB載板和FPD面板製造廠商積極投入。

現已涉入FOPLP封裝業務的廠商發展的玻璃基板尺寸，大致可區分為：515x510mm主要採用者包括力成、矽品等；日月光除了採用300x300mm尺寸外，也採用了600x600mm的玻璃基板規格。已有供應鏈業者透露，台積電本來選擇的玻璃基板尺寸是515x510mm，但最近新定案的版本則是與日月光相同的600x600mm。

【欲閱讀更豐富的內容，請參閱2024.10月(第107期)晶圓製造2.0自動化智動化Smart Auto雜誌】